襯底噪聲

片上系統(tǒng)(SoC)半導(dǎo)體IC包含一個高速數(shù)據(jù)內(nèi)核、模擬電路、靈敏射頻(RF)模塊和I/O接口。當(dāng)這些模塊被集成到同一塊IC上，它們共享硅襯底，而且注入噪聲可從一個模塊傳播到另一個模塊中。ANSYS Canyon Substrate Extension (CSE)平臺可對來自數(shù)字內(nèi)核的噪聲注入以及噪聲在硅襯底（包括隔離結(jié)構(gòu)）中的傳播進(jìn)行建模。ANSYS CSE平臺的典型應(yīng)用：

? 芯片圖像傳感器：襯底中的噪聲傳播會干擾像素陣列或模擬模塊，從而產(chǎn)生圖像紋理
? 汽車IC：從高速數(shù)字內(nèi)核到靈敏RF電路的噪聲傳播會降低電路效率或?qū)е翿F干擾
? 靈敏模擬電路：襯底中的噪聲傳播會影響靈敏模擬電路的正常運(yùn)行